中科院半导体研究所鲁华祥研究员开讲“神经计算芯片与应用”

  • 向兰兰
  • 发布于 2017-12-19
  • 620

      2017年12月15日晚七点,中国科学院半导体所鲁华祥研究员为国科大的同学们带来了题为“神经计算芯片与应用”的精彩报告。这是由微电子学院主办的“类脑芯片技术及应用专题”系列科学前沿讲座的最后一场。

      鲁华祥研究员的报告从5个方面展开“信息处理面对的挑战”、“集成电路发展面临的问题”、“类脑神经计算的微电子技术及芯片”、“类脑神经计算的国外发展状况”、“半导体所类脑神经计算、芯片的发展情况”。

      鲁华祥研究员根据当前信息处理面对的挑战,从性能、能耗、可靠性及容错性角度入手。在讲座伊始,他讲述了各国各时期人类为计算圆周率做出的努力。比如,在国外,有英国的威廉·山克斯,耗费15年,在1874年得到小数点后707位(经后人验证在528位已经出错);在国内,有祖冲之将圆周率精确到小数点后6位(推测到第7位)。直到从图灵在1936年提出的计算模型,冯·诺依曼在1945年提出的计算机体系架构,到现在计算机可以达到2061亿位错度。计算机速度可以每秒数万亿次运算速度,存储能力达到100G硬盘的存储量与计算能力都有人脑不可比拟的特点。

      每一个电子信息领域工作者都知道当前集成电路发展面临问题——摩尔定律受限,2016年起,ITRS停止发布半导体集成电路技术路线图。在当前集成电路尺寸已达到7 nm,规模工业生产已达10 nm的时代,不能忽略由热起伏限制器件性能的一致性、工艺的细微差异会导致器件参数的不一致性、随机器件缺陷和失效、相邻器件之间的耦合、低功耗带来的可靠性问题。

      鲁华祥研究员认为类脑神经计算的微电子技术、芯片的发展可借鉴具有很好容错性能的动物神经系统。他提出生物系统中,神经员的情况和电子器件类似。而生物神经网络具有十分可靠的信息处理能力,可以很好地探测隐藏在热噪声中的神经信号——缺陷容错和噪声容错。

      鲁华祥研究员提出,中科院半导体研究所在实现串并行计算架构这一芯片关键技术上,成功研制出CASSANN-V类脑神经计算芯片。采用40 nm CMOS 工艺,集成16个神经元集群,4000万门,1亿个左右的晶体管,芯片内有65536个神经元,200万个神经突触,每秒262亿次神经突触联接。针对信息系统分析,超多变量最优化(离散域)等应用,计算能力比DSP、CPU、CPU芯片高4~5个数量级。鲁华祥研究员最后为大家展示了中科院半导体研究所在近几年开展类脑神经计算的实施路线及研究发展计划。

      最后是提问环节,几位同学积极地提出疑惑,鲁华祥研究员都作出认真详细的解答。

      最后鲁华祥研究员为大家明确该领域未来进一步研究和发展方向,不精确、非完整信息的类神经计算技术和系统,高性价比的类神经计算芯片、系统和设计技术、缺陷容错和噪声容错的电路集成技术。希望这次讲座可以激发大家对神经计算芯片与应用的兴趣,在该领域做出贡献。